OPC [How to solve the error]

OPC 업무에서 가장 어려운 순간은 Error가 검출되었을 때가 아니라, 그 Error가 어떤 단계에서 발생했는지를 구분해야 할 때입니다. 동일한 EPE Fail이라도 OPC runset의 수렴 문제일 수도 있고, OPC model의 예측력 부족, 잘못된 TDLO Target, SEM 계측 오차, Mask CD Error, 실제 Lithography/Etch 공정 변화가 원인일 수도 있습니다. 이때 원인 분석 없이 fragment를 무조건 잘게 나누거나 target bias를 추가하면 다른 pattern의 PW margin이나 MRC를 악화시킬 수 있습니다.

이 글은 Foundry OPC/ORC 업무에서 자주 마주치는 문제를 현상 → 확인할 데이터 → 원인 판별 → 개선 조치 → 재검증 순서로 정리한 실무형 종합 솔루션 가이드입니다. Edge-based OPC, SRAF, SMO, TDLO, ILT/Curvilinear OPC, ORC/LRC, Mask MRC, ACI까지 한 흐름으로 연결합니다. 기술 옵션의 명칭은 EDA tool 및 공정별로 다를 수 있으며, 모든 수치와 조치는 해당 공정의 POR 및 Sign-off spec을 우선합니다.

0. 에러를 고치기 전에 반드시 구분해야 할 4개 좌표계

Design/Target, Simulation, Wafer Measurement, Mask를 동일한 기준으로 정렬하지 않으면 EPE와 Model Error를 혼동하게 됩니다.

• TDLO/OPC Target: 실제 구현을 목표로 하는 target geometry. Original Design과 반드시 같지는 않습니다.
• OPC Predicted Contour: 해당 OPC model로 예측한 wafer ADI(또는 layer별 정의된 검증 단계) contour.
• Measured ADI/ACI: CD-SEM·contour metrology로 확인한 실제 wafer 데이터. ACI에는 Etch/CMP 영향을 별도로 고려합니다.
• Mask Pattern: OPC output과 Mask shop 제조 결과. OPC geometry, mask CD, mask registration 및 MPC 후 실제 mask는 같은 개념이 아닙니다.

동일한 gauge·방향·부호 규약에서 생각하면, Wafer–Target Error ≈ (Measured–Simulated) + (Simulated–Target)로 분해할 수 있습니다. 앞의 항은 관측된 Model Residual, 뒤의 항은 Simulation 기준 EPE입니다. 단, 이 관계는 같은 ADI contour와 동일한 측정 기준일 때 성립하는 기하학적 오차 분해이며, Mask 제조·장비·Etch 등 현실 세계의 변동까지 모두 제거한다는 뜻은 아닙니다. ACI Target에 대한 비교라면 Etch Skew 및 ACI Model 항목을 추가해야 합니다.

부호 주의: 1D Line CD와 Space CD, 좌우 edge의 signed normal 방향을 혼용하면 Positive/Negative EPE의 의미가 뒤집힙니다. 툴의 gauge orientation과 target definition을 먼저 확인하십시오.

그림 1. OPC Error 진단의 첫 번째 원칙은 correction knob를 만지기 전에 문제의 발생 단계를 분리하는 것입니다.

1. 10분 내 분류하는 OPC Error Triage Table

관찰된 증상	우선 확인할 대상	처음 시도할 조치
Nominal EPE Fail 집중	Gauge 위치, Fragment, Target/Contour, Iteration 이력	Clip별 EPE map과 correction movement 추적
ADI Model Error RMS/Range 악화	SEM metrology, Anchor, IPS coverage, Model version	Calibration/Validation 분리 재평가
OPC가 수렴하지 않거나 진동	Iteration별 EPE, Edge movement, constraint/MRC 충돌	Fail clip의 gradient/weight 및 movement limit 점검
Nominal Pass, PW Fail	FEM, Focus/Dose corner, EL, DoF, PV-Band	Nominal 최적화가 아닌 PW-aware 목적함수 재설계
Pinch / Bridge / Break	Minimum line/space, 2D contour, Resist/Etch profile	Hotspot 위치·코너별 발생 조건 분류
Interlayer overlap 부족	상·하부 ACI contour, Relative Overlay, EPE budget	Worst-case overlap/extension 재계산
Line-end shortening / Corner rounding	Line-end gauge, tip-to-tip, 2D imaging, MRC	Line-end-specific correction과 SRAF 후보 비교
SRAF Printing / Assist MRC Fail	SRAF phase/polarity, Focus corner, Assist-to-main spacing	문제 SRAF 제거·재배치 후보 검증
Mask MRC / MPC / Shot count Fail	Mask data, Min width/space/jog, Writer/Inspection capability	Mask 제조 제약을 포함해 correction 변경
ADI Pass인데 ACI Fail	Etch Skew, loading, selectivity, profile, etch model	ADI/ACI 차이와 공정 lot 경향 분해
EUV stochastic 반복 결함	Defect probability, Local CD/LER, Repeated SEM	평균 contour 외 결함률 기반 검증 추가
Full-chip 특정 영역만 Fail	Clip boundary, Context/Optical Diameter, Pattern density	동일 clip을 충분한 context로 재시뮬레이션

공통 규칙: 한 번에 하나의 주요 변수를 바꾸고, 반드시 POR 대비 동일한 clip set 및 Focus–Dose corner로 비교합니다. Error count만 감소시키는 조치는 Sign-off improvement로 간주하지 않습니다.

2. Case 01 — EPE가 높을 때: Model Error인가, Correction Error인가?

현상과 진단

Nominal simulation contour와 TDLO Target 사이의 signed edge displacement가 spec을 벗어나면 EPE Fail이 발생합니다. 먼저 EPE의 위치와 형태를 분류합니다. 직선 body에서 일정 방향으로 발생하는지, Line-end·Corner 등 2D 구조에 집중되는지, 한 iteration 뒤 반대 방향으로 진동하는지에 따라 처방이 달라집니다.

1. 같은 좌표계 재확인: Target layer, polygon polarity, gauge normal, DBU, mask/wafer scale, measured CD 방향을 확인합니다.
2. Iteration History: EPE per iteration, mask edge displacement, cost function, max movement 및 clipping 현황을 확인합니다.
3. Fragment/Dissection: Error 위치에 충분한 correction degree of freedom이 있는지 확인합니다. Evaluation point가 corner 또는 비연속 edge 가까이에 있으면 측정 정의를 먼저 점검합니다.
4. 2D Context: Corner rounding, line-end pullback, neighboring pattern interaction을 포함한 contour overlay로 확인합니다.

원인별 조치

• Fragment가 너무 길거나 위치가 부적절: 필요한 곳의 fragmentation length·point placement를 조정하고, 짧은 segment의 불안정성과 Mask MRC를 동시에 확인합니다.
• OPC objective/weight 불균형: Critical gauge를 우선하도록 weight를 재조정하되, 다른 gauge의 EPE 및 PW 악화를 허용하지 않습니다.
• Movement limit/constraint 충돌: EPE를 줄이려 해도 edge가 움직이지 못한다면 MRC, edge fixing, min-spacing, bias bound, symmetry option과 충돌하는지 확인합니다.
• Model이 실제 wafer 거동을 틀리게 예측: OPC runset tuning으로 숨기지 말고 Case 02의 Model Validation으로 이동합니다.
• Target 자체의 printability 부족: TDLO re-target, design-friendly topology, SRAF/SMO 후보를 관련 부서와 검토합니다.

재검증: EPE RMS와 Worst EPE를 함께 보면서 1D/2D, SRAM, Min Pitch, Isolated, Logic Weak Point에 걸친 fail 분포를 비교합니다. 수정한 clip이 Pass하더라도 새롭게 발생한 Bridge/Pinch가 없는지 ORC를 수행합니다.

그림 2. Target–Simulation 차이(EPE)와 Simulation–Wafer 차이(Model Residual)는 원인과 담당 corrective action이 다릅니다. 도해의 수치와 형상은 개념 설명용입니다.

3. Case 02 — OPC Model Error가 클 때: 샘플·계측·모델을 분리한다

모델 검증에 필요한 6개 질문

1. Anchor가 정상인가? 동일한 Dose/Focus와 공정 상태에서 Anchor CD가 기준 target과 일치하는지 확인합니다. Anchor drift라면 recipe/공정 변화 가능성을 먼저 조사합니다.
2. SEM Data가 믿을 만한가? CD-SEM calibration, recipe, alignment, charging, contour extraction bias, repeatability, outlier 및 측정 방향을 확인합니다.
3. Sample Coverage가 충분한가? Image Parameter Space(IPS), through-pitch, width/space, 2D corner, line-end, SRAM, weak point가 calibration/validation에 대표적으로 포함되는지 확인합니다.
4. Optical Model이 일치하는가? Scanner/Source, NA, Pupil, Polarization, Mask 3D, film stack, best focus/dose 및 model path/version을 점검합니다.
5. Resist Model의 설명력이 적절한가? Calibration RMS뿐 아니라 unseen validation data에서의 RMS, bias, residual vs pitch/shape, tail error를 비교해 overfitting을 확인합니다.
6. 공정 조건이 달라졌는가? 공정 Site, Etch/Litho recipe, PR batch, film thickness, scanner match, Mask process 변화를 이력과 함께 확인합니다.

오류 유형별 접근

Model Residual 패턴	의심 원인	검증 및 조치
모든 pitch에서 같은 방향 bias	Anchoring, measurement offset, dose/threshold mismatch	Reference anchor와 metrology 기준 재동기화
Dense–ISO 편차 증가	IPS coverage/optical/resist model miss	Through-pitch 샘플 보강 후 hold-out validation
Line-end/Corner만 악화	2D contour data 부족, M3D/Resist effect	2D SEM contour, line-end gauge 보강
Calibration Good, Validation Bad	Overfitting, train/test leakage, sample bias	독립 validation clip으로 model candidate 재선정
Site 또는 Lot 변경 후 급증	Optical/process mismatch, tool matching	POR 대비 drift와 site-specific residual 비교

상대적으로 좁은 특정 pattern family만 문제가 있고 Model 재보정의 전역 영향이 큰 경우에는 TDLO re-target 또는 pattern-specific correction이 대안이 될 수 있습니다. 그러나 Model 오류를 일괄 target shift로 덮으면 다른 패턴과 PW corner에서 오히려 큰 오차를 만들 수 있으므로, 독립 Wafer Validation이 필수입니다.

4. Case 03 — OPC Error / Non-convergence / Oscillation

OPC iteration을 더 수행하면 반드시 개선될 것이라는 생각은 위험합니다. 부족한 iteration은 EPE를 남기지만, 제약 조건의 충돌이나 overshoot가 있다면 추가 iteration은 oscillation만 키울 수 있습니다.

• Stagnation: EPE가 거의 줄지 않고 mask edge movement가 limit에 묶이면 constraint·MRC·bias bound부터 확인합니다.
• Oscillation: iteration마다 EPE 부호와 edge displacement가 번갈아 바뀌면 movement gain, step size, damping, update order 및 fragment coupling을 검사합니다.
• Local Instability: corner·jog·line-end 등 인접 fragment 간 상호작용이 있는 곳에서 correction freedom을 조정합니다.
• Global Divergence: 잘못된 Model/Source, target polarity, cost weight, recipe file reference가 없는지 우선 확인합니다.
• Tile Boundary Artifact: optical influence range/context clip이 부족하거나 hierarchy 처리의 일관성이 깨지는지 확인합니다.

검증 방식: iteration별 Max|EPE|, EPE RMS, Edge Movement, MRC Fail, Runtime을 동일한 clip에서 그래프로 비교합니다. 각 iteration에서 Full-chip ORC로 검출되는 새 hotspot의 수와 위치도 함께 추적합니다.

5. Case 04 — PW Margin 부족: DoF < 30 nm, EL 부족, Pinch/Bridge

예를 들어 특정 layer의 내부 목표가 DoF 30 nm 이상인데, Min Pitch 부근에서 확보된 usable DoF가 30 nm 미만이고 Off-focus 시 Pinch 또는 Bridge가 발생했다고 가정해 보겠습니다. 30 nm는 이 사례의 목표값이며 다른 node, layer, resist stack에도 그대로 적용되는 보편 기준은 아닙니다.

Step 1. 실제 Process Window를 정의한다

1. FEM(Focus–Exposure Matrix)에서 Dose–Focus 조합별 CD, EPE, NILS, EL, DoF, PV-Band를 분석합니다.
2. Bridge/Pinch 발생 조건을 Fail contour / Pattern type / Focus sign / Dose sign 기준으로 분류합니다.
3. Nominal CD만 맞는 좁은 섬이 아니라, 모든 critical gauge와 hard fail을 동시에 만족하는 공통 Process Window를 찾습니다.
4. Defocus와 Dose의 Worst Corner를 고를 때 장비·wafer의 실제 변동 분포 및 공정 운영 조건을 반영합니다.

Step 2. 개선 방법을 원인별로 선택한다

분류	개선 후보	필수 Trade-off
Image Contrast/NILS 부족	SRAF placement, illumination/SMO, source symmetry, mask bias 검토	SRAF printing·다른 pitch 및 MEEF 영향
Nominal-biased OPC	PW-aware OPC 또는 multi-condition cost/weight 적용	Nominal EPE 일부 증가 가능; 공통 PW가 중요
Line-end Pullback/Pinch	Line-end correction, serif/hammerhead, local ILT/Curvilinear 후보	Mask MRC, tip-to-tip, overlay/etch margin
Bridge / Space closure	해당 space의 target bias·neighbor correction·SRAF 재배치	Line CD/Pinch 반대 방향의 악화 여부
본질적 Rule Limit	TDLO re-target, DTCO layout 또는 pattern topology 수정	설계 의도·electrical budget 및 다른 layer

중요: EPE를 nominal에서 0으로 만드는 것이 목표가 아니라, Hard Pinch/Bridge를 없애고 설계가 요구한 공통 PW를 확보하는 것이 목표입니다. Model 정합성이 불충분한 상태에서 광원·SRAF·ILT를 최적화하면 false improvement가 발생할 수 있습니다.

그림 3. 왼쪽은 Nominal Pass라도 Off-focus에서 Pinch/Bridge로 공통 PW가 줄어드는 상황, 오른쪽은 각 layer의 EPE와 Relative Overlay가 overlap을 함께 잠식하는 상황을 설명합니다. 모든 수치는 예시 개념입니다.

6. Case 05 — Pinch / Bridge를 별도로 분석해야 하는 이유

Pinch(Necking)는 line/connection의 폭이 국부적으로 과도하게 좁아지는 문제이고, Bridge는 원래 분리되어야 할 두 pattern이 연결되는 문제입니다. 어떤 방향의 Dose/Focus가 이를 악화시키는지는 Positive/Negative tone과 layer polarity, optical response에 따라 달라지므로 단순히 ‘dose를 올리면 bridge’ 같은 고정 규칙으로 판단하면 안 됩니다.

• Pinch Check: Min Width, narrow neck, line-end necking, via/contact enclosure, ACI etch loss를 분리합니다.
• Bridge Check: Min Space, corner-to-corner, line-end-to-line-end, assist print, stochastic micro-bridge를 분리합니다.
• Cause Isolation: Contour threshold, 2D local NILS, Resist top-loss/bottom-slope, Etch loading, SRAF, Mask CD variation을 각각 확인합니다.
• Correction: 판별된 부분만 local re-OPC하고, 개선 후에는 반대 위험(Pinch↔Bridge)과 최악 Focus/Dose corner를 반드시 재확인합니다.

특히 2D 구조에서는 단일 CD gauge가 Pass해도 minimum neck 또는 two-edge spacing은 Fail할 수 있습니다. ORC/LRC의 contour-based hard-fail check와 SEM-based validation을 병행하는 편이 안전합니다.

7. Case 06 — Interlayer Overlap Margin 부족: 위·아래 Layer를 함께 본다

상부 Contact/Via와 하부 Metal/Active/Gate 등 두 layer의 겹침이나 extension margin이 부족한 경우, 상부 layer의 EPE만 보정하는 것으로 해결되지 않을 수 있습니다. Interlayer Error는 두 layer의 실제 ACI geometry와 Relative Overlay가 함께 결정하기 때문입니다.

우선 확인할 항목

1. 상·하부 layer의 동일한 wafer coordinate 기준 contour, polarity, ACI stage, target 및 cell origin을 정렬합니다.
2. 각 layer의 systematic CD/shape bias와 corner·line-end EPE를 분리합니다.
3. Overlay의 X/Y 성분, rotation/magnification, wafer field/shot 위치별 분포 및 상관관계를 확인합니다.
4. Nominal overlap뿐 아니라 Worst-case allowable shift를 적용한 minimum overlap/extension 또는 intersect area를 계산합니다.
5. Design Rule/Device electrical constraint와 MRC를 만족하며 움직일 수 있는 edge가 어느 쪽인지 확인합니다.

간단한 1차 보수적 근사로, 임계 방향의 여유는 Available Margin ≈ Nominal Margin − |Upper Edge Shift| − |Lower Edge Shift| − |Relative Overlay|처럼 볼 수 있습니다. 이는 모든 항이 같은 불리한 방향으로 작용한다고 가정한 guard-band 식이며, 실제 Sign-off는 방향성이 있는 edge contour와 Overlay 분포·상관관계를 사용해야 합니다.

해결 방법

• 상부 Edge EPE가 지배: 상부 OPC/TDLO correction, contact bias, line-end/extension correction 후보를 검토합니다.
• 하부 Edge EPE 또는 ACI skew가 지배: 하부 layer의 OPC/Etch Skew 및 wafer contour부터 검증합니다.
• Relative Overlay가 지배: scanner alignment, tool matching, overlay correction/wafer process issue를 확인해야 합니다. OPC geometry만으로 장비 registration 문제를 근본 해결할 수 없습니다.
• 구조적으로 margin이 부족: TDLO 또는 DTCO redesign, line-end extension, enclosure rule 재검토를 Process/Design 팀과 협업합니다.

성공 기준: Interlayer overlap / spacing rule을 만족하고, 상대 layer의 new EPE/Bridge/MRC Fail 없이 공통 PW가 유지되어야 합니다. 전기적 기능과 공정 margin을 함께 확인합니다.

8. Case 07 — Line-end Shortening, Corner Rounding, 2D Hotspot

직선 CD가 양호해도 line-end pullback이나 corner rounding으로 유효 extension이 줄어 Interlayer fail이 발생할 수 있습니다. 1D CD만으로 Model 또는 OPC 품질을 평가하지 말고, line-end tip position과 2D contour를 별도로 비교합니다.

• 원인: 제한된 spatial frequency, line-end image contrast 부족, fragment/evaluation point 배치, resist diffusion, mask MRC 제한, etch corner bias.
• 해결 후보: End-cap/Hammerhead, serif, local edge movement, SRAF, 2D-aware fragmentation, 선택적 ILT/Curvilinear OPC, re-target.
• 재검증: Tip-to-tip, 2D spacing, line-end extension, local MEEF, contour EPE at process corners, MRC/shot count, ACI profile.

9. Case 08 — SRAF Printing 또는 SRAF MRC Fail

SRAF는 main pattern의 image contrast를 높이도록 설계하지만, 잘못 배치된 SRAF는 일부 Dose/Focus에서 print되거나 Mask MRC를 위반할 수 있습니다.

1. Nominal뿐 아니라 High/Low Dose, ±Defocus에서 SRAF printing을 확인합니다.
2. SRAF width/space, main-to-assist distance, pair conflict, polarity 및 source orientation을 확인합니다.
3. SRAF를 제거하거나 위치·길이·규칙을 변경한 후보와 local ILT 후보를 비교합니다.
4. 수정 전후의 Main Pattern NILS/DoF, Edge EPE, SRAF print, MRC, Mask Inspectability를 함께 확인합니다.

단순 SRAF deletion으로 print error를 제거한 뒤 Main Pattern의 PW가 무너지면 해결이 아닙니다. SRAF의 목적과 제한을 함께 최적화해야 합니다.

10. Case 09 — Mask MRC / MPC / Shot Count / MTO Error

Wafer contour가 좋아져도 그 Mask를 실물로 안정적으로 만들 수 없다면 완성된 OPC 솔루션이 아닙니다. OPC Output과 Mask Manufacturing Data 간을 분리해 점검합니다.

• MRC: Min width/space, jog, notch, corner curvature, assist rule, fragmentation topology, overlapping polygon, self-intersection을 확인합니다.
• Mask Data: Layer/datatype, DBU, hierarchy, fracture, write field, polarity 및 flattening 조건을 확인합니다.
• Mask Process: E-beam proximity, resist/etch, mask CD uniformity, Mask 3D, MPC model, registration을 구분합니다.
• 개선: Local correction의 복잡도를 줄이는 대안, MRC-aware OPC, MPC-aware verification, Curvilinear/ILT 데이터의 제조성 재평가를 사용합니다.
• 재검증: OPC/ORC Pass → MRC → Fracture/MDP → Mask Simulation/Metrology → Fab-in Wafer Verification 순서로 확인합니다.

11. Case 10 — ADI는 맞는데 ACI가 틀리는 Etch Skew Error

ADI CD와 ACI CD의 차이는 단순 상수 bias만으로 설명되지 않을 수 있습니다. Pattern density, CD, space, orientation, aspect ratio, Etch loading, Film stack, etch time/recipe 변화에 따라 달라집니다.

• 먼저: ADI/ACI를 같은 site·lot·pattern 정의로 매칭하고, measurement error와 sample mismatch를 제거합니다.
• 다음: Etch Skew = ACI CD − ADI CD를 공정에서 정한 CD/polarity 부호 규약에 따라 계산하고, pitch/density/2D class별 residual을 봅니다.
• 대응: 재현성 있는 pattern-dependent systematic skew에 대해 Etch Bias Table, Etch Model, TDLO target을 검토합니다. 변동성 또는 drift 문제라면 공정 조건 안정화를 먼저 추진합니다.
• 최종: Wafer ACI contour, electrical/Device requirement, interlayer margin 및 full-chip ORC로 검증합니다.

12. Case 11 — EUV Stochastic Hotspot과 Deterministic Model의 한계

Average contour의 EPE가 Pass하더라도 EUV에서는 photon/resist stochastic variation 등으로 드물지만 치명적인 micro-bridge 또는 line-break가 발생할 수 있습니다. 평균값 기반 compact model과 contour ORC만으로 확률적 실패를 완전히 예측하기는 어렵습니다.

• Repeated SEM 및 defect inspection으로 fail probability, CDU/LER/LWR, rare-event tail을 확인합니다.
• Stochastic fail이 집중되는 geometry family, local dose, resist condition, image slope를 분류합니다.
• Mask/OPC만 조정하는 대안과 litho/resist/process change를 비교합니다.
• 평균 CD 개선을 넘어 결함률과 수율 리스크의 실제 감소를 평가합니다.

13. Case 12 — Runset / 데이터 / Full-chip Integration Error

실제 lithography 문제가 아니라 configuration mismatch 때문에 대규모 Error가 검출되는 사례도 있습니다. 특히 여러 EDA tool, 모델 버전, layout 배포 시점, mask data export 경로가 섞이면 물리적으로 존재하지 않는 Fail이 만들어질 수 있습니다.

• Layer & DBU: Layer/datatype map, GDS/OASIS 단위, polarity, fill/keep-out 처리, coordinate origin, reticle vs wafer scale.
• Model & Recipe: Model hash/version, runset include path, source/pupil/stack references, TDLO target revision, correction/LRC recipe 일치 여부.
• Hierarchy & Tile: Cell transform, mirror/rotation, clip padding/context, optical diameter, tile stitch boundary, repeated-cell caching.
• Execution: Job status, failed partition, partial output, write permissions, memory/swap, runtime version 및 결과 파일 completeness.

해결 순서: 동일한 GDS·Model·Runset을 lock한 golden clip에서 재현 → 문제 축 분리 → 환경/데이터 오류 제거 → 물리적인 OPC correction 문제로 복귀합니다. 자동화할 때는 각 run의 input fingerprint와 Error summary를 함께 기록하는 것이 중요합니다.

14. 실전 시나리오 A — DoF 30 nm 미만 + Min Pitch Bridge

1. 문제 재현: Min Pitch와 주변 weak point의 FEM에서 Bridge가 시작되는 Focus/Dose 조건을 분류합니다.
2. Model 확인: 해당 Focus range의 Model Validation과 wafer contour/SEM을 확인합니다. Simulation-only Fail인지 실제 wafer에서도 발생하는지 구별합니다.
3. Baseline: POR 기준 DoF, EL, PV-Band, MEEF, NILS, worst bridge count를 저장합니다.
4. Candidate 1: 해당 패턴의 fragmentation/weight 및 local SRAF rule을 조정해 PW-aware correction을 시도합니다.
5. Candidate 2: 동일 source로 해결이 어렵다면 SMO/source candidate 또는 local ILT/Curvilinear OPC를 별도로 비교합니다.
6. Candidate 3: Image limit이라면 TDLO/DTCO retarget 또는 design topology 변경 가능성을 협의합니다.
7. Go/No-go: DoF 목표, EL, 모든 hard Pinch/Bridge, new hotspot, MRC, Mask 제조성, Wafer 결과를 동시에 Pass해야 채택합니다.

15. 실전 시나리오 B — Interlayer Overlap Fail

1. 정합: 하부 Metal ACI contour와 상부 Via ACI contour를 동일 좌표에 overlap합니다.
2. 마진 분해: 하부 line-end retreat, 상부 via CD bias, 각 layer contour EPE와 relative overlay의 불리한 방향을 계산합니다.
3. 원인 판별: Nominal에서도 Fail하면 geometry/target 문제를 우선, overlay corner에서만 Fail하면 overlay/relative EPE 문제를 우선합니다.
4. Correction: 하부 target extension, 상부 via bias/position, TDLO/DTCO 또는 scanner overlay process 개선 후보를 각각 산출합니다.
5. Sign-off: Minimum overlap/extension/spacing, electrical connectivity, PW, Mask MRC 및 최악 overlay corner의 실측 데이터를 확인합니다.

16. 수정안을 결정할 때 사용하는 우선순위

레벨	의미	권장 의사결정
P0 — Hard Fail	Pinch/Bridge, Interlayer Open/Short, Sign-off/MRC breach	즉시 재현 및 Root Cause owner 지정; MTO 차단 여부 판단
P1 — Margin Fail	DoF/EL/PV-Band/Overlap margin 목표 미달	Worst corner와 Wafer 근거 확보 후 수정 후보 검증
P2 — Quality Drift	Model Error RMS/Range, EPE tail, CD signature 악화	Model/Runset/공정 baseline과 Trend 분석
P3 — Efficiency	Iteration/Runtime/Mask complexity 과다	수율/품질 동일 조건에서 최적화

변경 권한의 경계: Model Re-calibration은 Modeling/Process 영역, OPC fragment/weight/correction은 OPC 영역, TDLO/Retarget은 Design·Integration 협의, Source/Scanner는 Lithography, Etch Skew는 Etch/Integration, Mask MPC/MRC는 Mask shop, Relative Overlay는 Litho/Integration의 검증이 함께 필요합니다. 한 파라미터만으로 모든 Error를 해결하려고 하지 않는 편이 안전합니다.

17. 재발 방지: Error Report에 남겨야 할 필드

항목	필수 기록 예시
Identity	Layer, revision, GDS clip, cell/path, coordinate, site, lot
Model/Runset	Model version/hash, recipe version, tool version, source, TDLO target
Failure	EPE/CD/spacing/overlap, Fail type, gauge normal, focus/dose, overlay corner
Evidence	Target/OPC/SEM/ACI contour overlay, FEM, SEM image, MRC/ORC result
Cause	Root Cause category, diagnostic tests, excluded hypotheses
Action	Changed knob, delta, changed clip count, affected patterns
Validation	POR 대비 EPE RMS/P99/Max, Hard fail, DoF/EL, PV-Band, MRC, wafer
Decision	Owner, Go/No-go, rollback point, sign-off, release status

이러한 데이터를 표준화하면 단발성 Hotspot Fix에서 끝나지 않고, 향후 Layout Agent → Data Agent → Model Agent → Correction Agent → ORC Review → MTO로 연결되는 OPC Agentic AI에서 에러 분류와 해결책 추천의 지식 기반으로 사용할 수 있습니다.

18. 잘못된 해결책을 피하는 체크리스트

• ☐ Model Error인데 Fragment만 조정하고 있지는 않은가?
• ☐ Nominal EPE만 줄이고 Off-focus Pinch/Bridge를 늘리지는 않았는가?
• ☐ Hard Fail이 줄었지만 Mask MRC나 Shot Count가 악화되지는 않았는가?
• ☐ ADI와 ACI, Line CD와 Space CD, wafer와 mask scale을 혼용하지 않았는가?
• ☐ 하나의 Weak Point를 고치려고 다른 Critical Pattern의 margin을 희생하지 않았는가?
• ☐ Interlayer의 상대 Overlay와 양쪽 edge deviation을 함께 반영했는가?
• ☐ 변경한 모델/런셋/대상 clip과 Wafer Validation 이력을 추적할 수 있는가?
• ☐ Worst-case Corner와 rare defect 검증 없이 Pass로 판단하지 않았는가?

마치며: OPC Error 해결은 Corrective Action의 문제가 아니라 Root Cause Isolation의 문제

좋은 OPC 엔지니어는 EPE를 낮추는 조합을 많이 아는 사람에 그치지 않습니다. 어떤 단계에서 Error가 시작되었는지 빠르게 찾아내고, 공정·설계·Mask·Model의 상호작용을 설명하며, 수정의 부작용까지 검증하는 사람입니다. EPE는 fragmentation으로, Model Error는 calibration으로, PW 문제는 SRAF/SMO로, Interlayer 문제는 retarget으로 ‘무조건’ 해결되는 것이 아닙니다. 처방은 반드시 진단 뒤에 와야 합니다.

최종 목표는 단일 clip의 EPE Pass가 아니라 Wafer Printability, Process Window, Interlayer Margin, Mask Manufacturability, MTO 품질을 함께 만족하는 재현성 있는 OPC 솔루션입니다.

참고 자료 및 관련 글

1. My EPIC — OPC Error = Model Error + Edge Placement Error
2. My EPIC — OPC Modeling flow
3. My EPIC — Source Mask Optimization flow
4. Woo et al., Optical proximity correction enhancement by using model-based fragmentation approaches, SPIE (2010)
5. Zhang et al., Source mask optimization methodology and application to full-chip OPC, SPIE (2012)
6. Kong et al., Full-chip model-based OPC verification using rigorous resist 3D model, SPIE (2014)
7. Kobelkov et al., Controlling bridging and pinching with pixel-based mask for ILT, SPIE (2016)
8. Overlay error statistics for multiple-exposure patterning, JM3 (2019)
9. Lubin et al., IGNITE: ML-guided site selection for OPC iteration optimization, SPIE (2026)
10. Choi et al., EUV stochastic hot-spot prediction using computational lithography, SPIE (2025)
11. Siemens EDA — Curvilinear Verification and MRC

위 내용은 공개된 학술·EDA 자료와 일반적인 OPC/ORC 검증 원칙을 종합한 기술 가이드입니다. 개별 node의 spec, 내부 rule deck, 장비·EDA 옵션, 승인 절차를 대체하지 않습니다. 특정 공정의 수치와 recipe는 해당 조직의 검증된 POR를 우선합니다.